CD9256 Datasheet PDF learn more.
Part number : CD9256
Functions : This is a kind of semiconductor, Radio with PLL.
Pin arrangement :
Package information :
Manufacturer : Semico
Image :
The texts in the PDF file :
CD9256GP 收音机用锁相环电路 概述 CD9256GP 是用于数字调谐 DTS 收音机上的锁相环电路 采用 CMOS 工艺设计 内建双模式 预分频电路 可通过高精度的相位跟踪来实现对 AM FM 信号的接收 将 CD9256GP CPU 加上压 控振荡器以及部分外围分立器件就可组成高精度的数字调谐收音机 CD9256GP 采用 DIP16 封装或软 封 功能特点 可应用于 Hi-Fi 收音机和车载立体收音机等数字调谐系统 内建预分频电路 FM 信号可接收频率范围为 20 130MHz 双模式预分频 AM 信号可接收 频率范围为 0.4 30MHz 双模式预分频或直接分频 12 位可编程计数器 2 位并行输出相位比较器 内部提供晶体振荡器起振电路和参考频率计数 器 晶体振荡器频率为 75kHz 可提供 7 种参考步进频率 25k 12.5k 6.25k 5k 3.125k 3k 1k 内建 20 位的中频计数器 可实现中频 16ms 或 32ms 计数 串行总线结构可由外部 CPU 控制 具有省电模式 静态状态下可降低功耗 典型工作电压为 3V 采用 DIP16 封装或软封 版本 1.3 2003-02-24 第 1 页 共 9页 管脚排列图 CD9256GP PD1 VSS XOUT XIN CE CK DA CD 1 2 3 4 5 6 7 8 16 VDD1 15 VDD2 14 FMIN 13 AMIN 12 P2 11 IFIN 10 P1 9 P0 管脚说明 管脚序号 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 注 ISC IC O1 ODPD AP TO1 PS 名称 说明 PD1 锁相检测输出 VSS 负电源 XOUT 晶振输出 XIN 晶振输入 CE 使能信号串行输入 CK CLOCK 信号输入 DA 数据信号串行输入 CD 中频计数和位锁信号输出 P0 开漏 N 管下拉输出 P1 开漏 N 管下拉输出 IFIN P2 AMIN FMIN VDD2 VDD1 中频信号输入 开漏 N 管下拉输出 AM 信号本振输入 FM 信号本振输入 模拟电路电源输入 数字电路电源输入 CMOS 带 Schmitt 输入 CMOS 输入 CMOS 输出 开漏 N 管下拉输出 带保护电阻的模拟端输入 三态输出 电源输入 类型 TO1 PS O1 IC ISC ISC ISC ODPD ODPD ODPD AP ODPD AP AP PS PS 第2页共9 [ … ]
CD9256 PDF File
Information related to components
CD9256 - - Semico  |
CD9256 - Digital phase-locked loop tuning system - I-core  |
| CD9251 Radio with pre-divider circuit - Winning Learn More | PDF  |
KIC9256 - SEMICONDUCTOR TECHNICAL DATA - Kec - PDF
.gif "KEC(Korea Electronics)"){kind=logo} |